实验室研究成果被Open Journal of Circuit and Systems期刊接收

      实验室在信道解码电路能耗研究领域取得重要进展，论文《Energy Consumption modeling of 2D and 3D Decoder Circuits》已被期刊Open Journal of Circuit and Systems正式接收，该论文由实验室团队成员肖雨非、蔡凯、葛晓虎（其中葛晓虎为通讯作者）和肖泳共同撰写，是实验室在电路能耗研究领域持续探索的又一重要成果。

      在超大规模集成电路（VLSI）设计中，数据处理任务（例如编码和解码）的能耗评估是一个关键问题。本研究结合了信息论和电路理论，提出了一个通用的能耗模型，用于分析二维（2D）和三维（3D）信道解码电路的能耗特性。针对二进制删除信道，研究团队推导了二维和三维解码电路的能耗下界，揭示了能耗随输入比特数、误码率的变化规律。基于所提出的模型，研究进一步推导了串行和并行解码实现的能耗下界，并确定了一个特定的阈值，用于指导解码电路选择串行或并行解码模式。仿真实验表明，随着数据量的增加，3D解码器的能耗小于2D解码器。当输入比特数为648、1296、1944时，3D解码器的能耗比2D解码器降低了11.58%、13.07%和13.86%。此外，研究还发现，当解码错误概率低于特殊阈值0.035492时，3D解码器的能耗表现优于2D解码器。

      Open Journal of Circuit and System是电路与系统领域的知名期刊，此次论文的接收标志着实验室在该领域的研究得到了国际同行的高度认可。该研究成果为2D和3D信道解码电路的能耗分析与优化提供了理论基础和设计基准，对实现更高效的VLSI电路设计具有重要意义。